Kāpēc virsmas planarizācija ir kritiska pusvadītāju ražošanā?
Sarežģītajā pusvadītāju ražošanas pasaulē, kur tranzistori tiek mērīti atomos un ķēdes tiek iegravētas ar gaismu, viens būtisks process ir visu centienu pamatā: virsmas planarizācija. Bieži vien darbojas aizkulisēs, tas ir kluss Mūra likuma un nerimstošās virzības veicinātājs mazāku, ātrāku un jaudīgāku mikroshēmu virzienā. Bez efektīvas planarizācijas mūsdienu mikroelektronika, kādu mēs to pazīstam, vienkārši nebūtu iespējama.
Problēma: topogrāfisks murgs
Integrālās shēmas (IC) izveides process nav vienmērīgs. Tā ir virkne aditīvu un atņemšanas darbību,{1}}kurā tiek uzklāti metāla slāņi starpsavienojumiem, izolācijas materiāliem, piemēram, silīcija dioksīdam, un rakstu iezīmēm, izmantojot fotolīta fotolitogrāfiju. Katrs nogulsnēšanas un kodināšanas cikls rada pakāpeniski nevienmērīgāku virsmas topogrāfiju.
Iedomājieties, ka veidojat daudzslāņu{0}}pilsētas ainavu. Pēc pirmā konstrukciju komplekta (tranzistoru) uzbūvēšanas jūs ielejiet pamatu, lai tās izolētu (dielektriskais slānis). Šī jaunā virsma tagad ir kalnaina, atspoguļojot apakšā esošās formas. Mēģinājums uzbūvēt jaunu, smalkāku konstrukciju kopumu tieši uz šiem pakalniem būtu postošs. Tas pats attiecas uz mikroshēmu ražošanu.
Šī nevienmērība rada trīs galvenās problēmas:
1. Fokusa dziļuma (DoF) ierobežojumi litogrāfijā:Fotolitogrāfijai, ķēdes rakstu "drukāšanai" uz vafeles, ir nepieciešama ārkārtīgi plakana virsma. Izmantotajai gaismai ir neticami zems fokusa dziļums. Ja virsmai ir ievērojamas atšķirības, daži apgabali būs fokusā, bet citi būs izplūduši, tādējādi radot nepareizi veidotas vai bojātas ķēdes. Tā kā objektu izmēri sarūk līdz nanometriem, šī pielaide kļūst praktiski nulle.
2. Pakāpju pārklājuma problēmas metalizācijā:Uzklājot nākamos slāņus, īpaši metālu starpsavienojumiem, raupja virsma rada problēmas. Metāls, kas nogulsnēts pa stāvu pakāpienu, var kļūt pārāk plāns stūros, radot vāju vietu, kas var izraisīt elektromigrāciju un iespējamu ķēdes atteici. Slikts pakāpiena pārklājums var arī radīt tukšumus, pilnībā pārtraucot elektrisko savienojumu.
3. Starpsavienojumu sarežģītības palielināšana:Mūsdienu mikroshēmās var būt vairāk nekā 15 metāla savienojumu slāņi. Neizlīdzinot katru slāni pirms nākamā pievienošanas, kumulatīvā topogrāfija kļūtu nekontrolējami ekstrēma, padarot neiespējamu precīzi izgatavot augstākus slāņus.
Risinājums: ķīmiskā mehāniskā pulēšana (CMP)
Nozares atbilde uz šo izaicinājumu ir ķīmiskā mehāniskā pulēšana/planarizācija (CMP). CMP ir hibrīds hibrīds paņēmiens, kas apvieno ķīmisko kodināšanu ar mehānisko noberšanos, lai panāktu globālu planarizāciju,{1}}izlīdzinot visu vafeles virsmu.
Ķīmiskā iedarbība:Uz vafeles tiek uzklāta virca, kas satur ķīmiskas vielas, piemēram, oksidētājus, oksidētājus. Tas mīkstina vai modificē materiāla augšējo slāni (piemēram, pārvēršot varu mīkstākā oksīdā).
Mehāniskā darbība:Pulēšanas pulēšanas spilventiņš pēc tam mehāniski noberž mīkstināto materiālu, slaucot to prom. Spilventiņa spiediens tiek rūpīgi kontrolēts, lai nodrošinātu vienmērīgu noņemšanas ātrumu augstos un zemajos punktos, galu galā iegūstot perfekti plakanu, spoguļveida{1}}apdari.
CMP nav atsevišķs process, bet tiek izmantots selektīvi dažādiem materiāliem:
STI CMP:Izolēt tranzistorus, planarizējot seklu tranšeju izolācijas oksīdus.
ILD CMP:Lai izlīdzinātu Lai izlīdzinātu starpslāņu{0}}dielektriskos (izolācijas) slāņus.
Volframa CMP:Lai noņemtu lieko volframu no "spraudņiem", kas veido vertikālus kontaktus starp slāņiem.
Vara CMP:Mūsdienu starpsavienojumu tehnoloģijas stūrakmens, ko izmanto Damaskas procesā, lai izveidotu inkrustētus vara vadus.
Efektīvas efektīvas planarizācijas kritiskā ietekme
Efektīva planarizācija nav tikai ērtības; tā ir pamatprasība uzlabotiem pusvadītāju mezgliem.
1. Vairāku{0}}līmeņu starpsavienojumu iespējošana:CMP ļauj sakraut desmitiem metāla vadu slāņu, nodrošinot sarežģītu, trīsdimensiju maršrutēšanu, kas nepieciešama mūsdienu miljardos-tranzistoru procesoru un atmiņas mikroshēmu.
2. Ienesīguma un uzticamības uzlabošana:Novēršot topoloģiskos defektus, CMP krasi samazina īssavienojumus, atvērtus savienojumus un citus atteices mehānismus. Plakanāka virsma tieši nozīmē lielāku ražošanas ražu un uzticamākus galaproduktus.
3. Ierīces mērogošanas atvieglošana:Katra nākamā mazāku tranzistoru tehnoloģiju paaudze ir atkarīga no arvien precīzākas litogrāfijas, piemēram, Extreme Ultraviolet (EUV). Šīm sistēmām ir vēl stingrāki DoF ierobežojumi, tāpēc CMP nodrošinātais nevainojamais plakanums ir absolūti neapspriežams.
4. Elektriskās veiktspējas uzlabošana:Gludāka virsma samazina signāla aizkavi (RC aizkavi) starpsavienojumos un samazina strāvas noplūdi, veicinot ātrāku pārslēgšanās ātrumu un mazāku enerģijas patēriņu.
Secinājums
Lai gan to bieži aizēno sasniegumi litogrāfijā vai tranzistoru dizainā, virsmas planarizācija, izmantojot CMP, joprojām ir viens no svarīgākajiem un atkārtotākajiem procesiem pusvadītāju ražošanā. Tas ir būtisks solis, kas attīra ražošanas laikā izveidoto sarežģīto topogrāfiju, nodrošinot neskartu, plakanu audeklu, uz kura var veidot nākamo mikroskopisko brīnumu slāni. Kad mēs virzāmies uz priekšu angstrom-mērogošanas un 3D mikroshēmu arhitektūru laikmetā, progresīvo planarizācijas metožu nozīme tikai pieaugs, un tas turpinās būt par pamatu tehnoloģiskajam progresam, kas nosaka mūsu mūsdienu pasauli.
